✅ 삼성 TRM 전략 시리즈 5편 하이 NA EUV: 차세대 리소그래피의 핵심과 로드맵 적용
📘 Meta Description
안녕하십니까? 사제불이입니다. 지난 4편"GAA 공정 로드맵: 삼성의 구조 전환 전략 분석"에 이어 5편하이 NA EUV는 반도체 미세공정의 한계를 넘기 위한 차세대 노광 기술에 대한 분석입니다.
이번 글에서는 하이 NA EUV의 기술적 개념과 도입 배경을 정리하고, 삼성전자가 기술 로드맵(TRM) 내에서 하이 NA를 어떻게 전략적으로 반영하고 실행하는지를 분석합니다. 2nm~1.4nm 공정에서의 하이 NA 역할과 경쟁사 대비 우위를 확보하기 위한 전략을 중심으로 설명합니다.
🟦 서론: 왜 다시 ‘광학’인가? — 미세화의 마지막 방정식
반도체 공정이 3nm 이하로 접어들면서, 기존 EUV(Extreme Ultraviolet) 노광 기술조차 해상도 한계에 직면하고 있습니다.
트랜지스터가 수 나노미터 수준으로 작아짐에 따라, 패터닝 정확도는 제조 수율과 성능을 결정짓는 핵심 변수로 부상했습니다.
이러한 상황에서 등장한 것이 **하이 NA EUV(High Numerical Aperture Extreme Ultraviolet)**입니다.
ASML이 개발한 하이 NA EUV는 기존보다 광학 확대율을 높여 패턴 해상도를 최대 70% 향상시킬 수 있는 기술로,
차세대 2nm 이하 노드의 핵심 인프라로 자리 잡고 있습니다.
삼성전자는 이를 기술 로드맵(TRM) 상에 선제 반영하고, 세계 최초 장비 설치 및 적용을 목표로 전략적으로 접근 중입니다.
이 글에서는 하이 NA EUV 기술의 개요와 함께,
삼성의 도입 일정, 경쟁력 확보 전략, 그리고 이를 TRM 시스템에서 어떻게 통제하고 있는지를 자세히 분석합니다.
🟦 본론: 하이 NA EUV와 삼성의 전략적 TRM 적용 방식
✅ 1. 하이 NA EUV란 무엇인가?
하이 NA는 **Numerical Aperture(수치 조리개값)**를 의미합니다.
카메라로 비유하자면 ‘빛을 얼마나 세밀하게 모을 수 있는가’를 나타내는 수치입니다.
| 구분 | 기존 EUV | 하이 NA EUV |
|---|---|---|
| NA 수치 | 0.33 | 0.55 |
| 해상도(선폭) | 약 13nm | 약 8nm |
| 노광 범위 | 넓음 | 좁음 (축소 배율 4x → 8x) |
| 장비 시리즈 | NXE:3400, NXE:3600 | EXE:5000, EXE:5200 |
하이 NA EUV는 더 작은 회로를 더 정확히 새길 수 있는 능력을 가짐으로써,
2nm 이하 공정에서의 **단일 노광(one-shot patterning)**이 가능해집니다.
이는 멀티 패터닝에 비해 공정 수율, 장비 시간, 마스크 수 등을 줄일 수 있어 매우 중요한 진화입니다.
✅ 2. 하이 NA 도입의 기술적 필요성과 시기적 배경
삼성은 TRM 수립 과정에서 다음과 같은 기술적 한계를 인식하고, 하이 NA 도입을 전제로 기술 전략을 설계했습니다:
| 문제점 | 기존 EUV 한계 |
|---|---|
| 해상도 | 3nm 이하에서는 이미지 블러링 발생 |
| Overlay 정밀도 | 멀티 레이어 간 정렬오차 ↑ |
| 공정 수 증가 | 멀티 패터닝으로 시간·비용 부담 상승 |
| Yield 저하 | 미세화에 따른 D0(결함밀도) ↑ |
→ 이러한 문제를 해결하기 위해 삼성은
하이 NA를 2nm 2세대(SF2Z) 이후 노드부터 핵심 장비로 채택하기로 결정했습니다.
도입 스케줄 예시 (TRM 기준):
-
2024~2025: EXE:5000 장비 도입
-
2025~2026: R&D 라인에서 공정 최적화 및 테스트
-
2027: 1.4nm 노드 일부 층에 본격 적용 (패턴 변동성 30% ↓ 목표)
✅ 3. 삼성의 하이 NA 도입 전략: “세계 최초” + “구조적 대응”
삼성은 2023년~2024년 중반 사이,
세계 최초로 ASML의 EXE:5000 하이 NA 장비를 경기도 화성캠퍼스에 설치하며 주목받았습니다.
핵심 전략:
-
장비 선확보: 제한된 수량의 ASML 장비를 조기 선점
-
TRM 반영: 1.4nm 공정과 BSPDN 구조에 연계
-
공정 플로우 수정: 기존 EUV 라인과 혼합 사용 가능하도록 설계
-
고객 대응: 주요 AI/HPC 고객과 공동 샘플 인증 절차 병행
특히 삼성은 하이 NA 적용 노드를 GAA 구조와 BSPDN 후면전력망 도입 시점과 겹치게 배치하여,
성능 향상 시너지를 극대화하고 있습니다.
✅ 4. 경쟁사와의 일정 경쟁 – 왜 ‘누가 먼저’가 중요한가
TSMC, 인텔도 하이 NA EUV를 준비하고 있으나
장비 공급량의 제한성으로 인해 “누가 먼저 양산 노드에 도입하는가”가 매우 중요합니다.
| 기업 | 장비 설치 시점 | 1.4nm 대응 전략 |
|---|---|---|
| 삼성 | 2024 (확보 완료) | 2027년 SF1.4 공정 적용 예정 |
| 인텔 | 2025 예정 | Intel 18A 노드 내 일부 층 |
| TSMC | 2026~2027 예상 | 미공개 (1.6nm 노드 이후?) |
삼성은 경쟁사보다 1~1.5년 빠른 하이 NA 도입을 통해
-
고객 신뢰 확보
-
기술 선도 이미지 구축
-
장기적 공정 수율 개선 기반 확보
를 노리고 있습니다.
✅ 5. TRM 내 KPI 및 리스크 관리 체계
삼성은 하이 NA 도입을 TRM 내 다음과 같은 KPI로 관리합니다:
| KPI 항목 | 목표치 |
|---|---|
| 패턴 정확도 향상 | 기존 대비 30~40% 개선 |
| D0 결함밀도 | 0.10 → 0.07 이하 |
| 공정 단계 단축률 | 멀티패터닝 → 싱글샷 전환 |
| 장비 가동률 | ≥90% 유지 목표 |
또한 주요 리스크는 다음과 같이 TRM에서 사전 등록되어 관리됩니다:
| 리스크 | 대응 방안 |
|---|---|
| 장비 지연 | Plan-B 공정 Flow, Hybrid EUV 운영 |
| 신규 마스크 비용 ↑ | OPC 최적화, 고객 공동 인증 |
| 유지보수 인프라 부족 | ASML과 전담 유지관리팀 상주 협약 |
🟦 결론: 하이 NA는 기술 경쟁의 결정타, TRM의 실행력이 관건
하이 NA EUV는 2nm 이하 미세공정에서 성능·수율·제조비용을 모두 결정짓는 핵심 기술입니다.
삼성전자는 이를 단순한 장비 도입이 아닌 TRM의 전략축으로 삼아
-
장비 확보 → 공정 통합 → 고객 검증 → KPI 달성
까지 전체 기술 운영 사이클을 통제하고 있습니다.
이러한 실행은 결국 TRM의 정밀도와 실행력에 기반하며,
경쟁사 대비 일정 우위를 확보한 삼성의 선택은
향후 파운드리 고객의 선택 기준을 선도할 수 있는 핵심 포인트가 될 것입니다.
📊 요약 표: 삼성 하이 NA EUV 전략 요약
| 항목 | 내용 |
|---|---|
| 장비 모델 | EXE:5000 (ASML) |
| 설치 시점 | 2024년 하반기 |
| 적용 노드 | 2nm 2세대(SF2Z), 1.4nm(SF1.4) |
| 주요 목표 | 해상도 향상, 수율 개선, 공정 단계 감소 |
| KPI | D0 개선, 공정 단축률, 고객 인증 속도 |
| 경쟁 우위 | TSMC·인텔 대비 조기 장비 확보 및 TRM 반영 선도 |
댓글